Pendahuluan

Chip komputer modern adalah salah satu artefak teknik paling padat dalam sejarah manusia: miliaran transistor, kilometer interkoneksi mikroskopis, banyak domain clock dan daya, protokol komunikasi internal, mesin eksekusi spekulatif, hirarki memori, unit akselerator, mekanisme keamanan, serta lapisan perangkat lunak yang bergantung pada semuanya bekerja benar. Namun chip bukanlah “keajaiban hitam”. Ia dapat dipahami sebagai tumpukan keputusan teknik yang tersusun rapi: dari logika Boolean, rangkaian sekuensial, arsitektur set instruksi, mikroarsitektur, RTL, verifikasi, sintesis, implementasi fisik, hingga pengujian silikon.

Buku ini ditulis untuk membawa Anda melewati tumpukan itu secara sistematis. Tujuannya bukan hanya agar Anda mengenal istilah-istilah seperti pipeline, cache coherence, static timing analysis, atau clock tree synthesis, melainkan agar Anda memahami mengapa konsep-konsep itu muncul, masalah apa yang diselesaikannya, batas apa yang dibawanya, dan bagaimana keputusan pada satu lapisan memengaruhi lapisan lain.

Sebuah contoh sederhana dapat menjadi pintu masuk. Misalkan sebuah program memiliki pernyataan:

x = y + z;

Pada level perangkat lunak, ini tampak seperti operasi penjumlahan biasa. Namun agar baris itu benar-benar berjalan di komputer, banyak kontrak harus dipenuhi. Kompilator menerjemahkannya menjadi instruksi mesin. Arsitektur set instruksi, atau instruction set architecture (ISA), mendefinisikan makna instruksi tersebut: register mana yang dibaca, register mana yang ditulis, bagaimana overflow diperlakukan, dan bagaimana instruksi berinteraksi dengan exception. Mikroarsitektur menentukan bagaimana instruksi itu dieksekusi: apakah melalui pipeline lima tahap, mesin superscalar, unit eksekusi out-of-order, atau akselerator khusus. Desain RTL menyatakan perilaku register dan logika kombinasional yang merealisasikan keputusan mikroarsitektur. Sintesis logika mengubah RTL menjadi jaringan gerbang. Implementasi fisik menempatkan gerbang-gerbang itu di atas silikon, menghubungkannya dengan metal interconnect, membangun clock tree, memeriksa timing, daya, noise, dan aturan manufaktur. Setelah fabrikasi, chip diuji, divalidasi, dan akhirnya digunakan dalam sistem nyata.

Dengan kata lain, satu operasi + di program dapat membawa kita dari bahasa pemrograman hingga transistor. Buku ini adalah perjalanan menyusuri jalur tersebut.

Mengapa bidang ini penting

Komputasi modern tidak hanya ditentukan oleh perangkat lunak. Performa pusat data, efisiensi energi ponsel, latensi sistem otomotif, throughput jaringan, keamanan prosesor, kemampuan model kecerdasan buatan, dan biaya perangkat elektronik semuanya sangat dipengaruhi oleh desain chip. Ketika arsitektur perangkat keras berubah, perangkat lunak juga berubah; ketika beban kerja perangkat lunak berubah, arsitektur perangkat keras ikut terdorong berubah.

Sejarah industri semikonduktor menunjukkan bahwa peningkatan jumlah transistor per chip menjadi pendorong utama kemajuan komputasi selama beberapa dekade. Moore mengamati pada 1965 bahwa jumlah komponen pada sirkuit terpadu meningkat cepat dari waktu ke waktu; pengamatan ini kemudian dikenal sebagai “Moore’s law”, walaupun ia bukan hukum alam melainkan tren teknologi dan ekonomi (Moore, 1965). Pada era tertentu, pengecilan dimensi transistor juga memungkinkan tegangan dan daya per transistor ikut menurun menurut prinsip constant-field scaling yang dibahas oleh Dennard dan kolega (Dennard et al., 1974). Namun tren tersebut tidak berlanjut tanpa batas. Desain chip modern harus menghadapi batas daya, variasi proses, keterbatasan interkoneksi, biaya manufaktur, kompleksitas verifikasi, dan kebutuhan keamanan yang semakin berat.

Itulah sebabnya bidang ini tidak dapat dipahami hanya sebagai “membuat transistor lebih kecil”. Perancang chip modern harus mampu berpikir lintas lapisan. Ia harus mengerti logika digital, tetapi juga memahami bagaimana logika itu menjadi jalur kritis. Ia harus mengerti pipeline, tetapi juga memahami bagaimana pipeline memengaruhi exception, hazard, konsumsi daya, dan verifikasi. Ia harus mengerti cache, tetapi juga memahami memory model, koherensi, TLB, sistem operasi, dan perilaku program paralel. Ia harus mengerti performa, tetapi juga memahami bahwa performa tanpa korektasan tidak berguna, dan performa tanpa efisiensi daya sering tidak dapat dipakai dalam produk nyata.

Dalam arsitektur komputer, pendekatan kuantitatif sangat penting: desain dibandingkan menggunakan pengukuran, model, dan eksperimen, bukan hanya intuisi. Hennessy dan Patterson menekankan bahwa evaluasi arsitektur modern harus memperhitungkan performa, biaya, daya, energi, dan karakteristik beban kerja secara eksplisit (Hennessy dan Patterson, 2019). Buku ini mengikuti semangat itu: setiap konsep penting akan dikaitkan dengan trade-off yang dapat dianalisis.

Apa yang dimaksud dengan chip, prosesor, dan arsitektur

Sebelum masuk lebih jauh, kita perlu menyamakan bahasa.

Chip adalah sirkuit terpadu yang dibuat pada die semikonduktor, biasanya silikon. Di dalamnya terdapat transistor, kabel interkoneksi, sel memori, dan rangkaian pendukung lain. Setelah dibuat, die biasanya ditempatkan dalam package agar dapat diberi daya, dihubungkan ke papan sirkuit, dan dilindungi secara mekanis. Dalam percakapan sehari-hari, kata “chip” kadang merujuk pada die, kadang pada package lengkap, dan kadang pada produk elektronik yang memuat keduanya. Dalam buku ini, maknanya akan dijelaskan sesuai konteks.

Prosesor adalah mesin digital yang mengeksekusi instruksi. Instruksi adalah perintah yang mempunyai representasi biner dan makna formal. Contoh instruksi adalah “tambahkan isi register x1 dan x2, lalu simpan hasilnya ke x3”. Prosesor dapat berupa CPU umum, core kecil dalam mikrokontroler, GPU shader core, DSP, atau unit khusus lain. Fokus awal buku ini adalah CPU karena CPU menyediakan contoh kaya tentang interaksi ISA, pipeline, memori, exception, privilege, dan sistem operasi. Setelah fondasi itu kuat, kita akan memperluas pembahasan ke multi-core, akselerator, GPU, SoC, dan chiplet.

Arsitektur komputer dapat berarti beberapa hal, tetapi makna yang paling penting di sini adalah struktur konseptual sistem komputasi: antarmuka apa yang dijanjikan kepada perangkat lunak, organisasi internal apa yang digunakan untuk memenuhi janji itu, dan bagaimana keputusan desain memengaruhi performa, daya, biaya, dan korektasan. Patterson dan Hennessy membedakan dengan jelas antara ISA sebagai antarmuka perangkat keras–perangkat lunak dan organisasi atau mikroarsitektur yang merealisasikannya (Patterson dan Hennessy, 2021). Perbedaan ini penting karena dua prosesor dapat menjalankan instruksi yang sama, tetapi memakai mikroarsitektur yang sangat berbeda.

Sebagai contoh, dua implementasi RISC-V dapat memiliki ISA yang sama. Keduanya memahami instruksi add, lw, sw, dan beq dengan makna yang sama. Namun implementasi pertama mungkin berupa core sederhana single-issue in-order untuk mikrokontroler hemat daya, sedangkan implementasi kedua mungkin berupa core out-of-order dengan branch predictor besar dan cache bertingkat. Dari sudut pandang program biner yang valid, keduanya menjalankan kontrak ISA yang sama. Dari sudut pandang performa, daya, area, dan kompleksitas verifikasi, keduanya sangat berbeda.

Arsitektur, mikroarsitektur, RTL, dan silikon

Salah satu kebiasaan berpikir terpenting dalam buku ini adalah membedakan level abstraksi. Abstraksi adalah cara menyembunyikan detail tertentu agar kita dapat bernalar tentang sistem yang kompleks. Abstraksi yang baik bukan berarti detail diabaikan selamanya; ia berarti detail dikelola pada tempat yang tepat.

Pada level ISA, kita bertanya: instruksi apa yang ada, register apa yang terlihat oleh program, bagaimana alamat memori dihitung, bagaimana exception terjadi, dan aturan apa yang mengikat program paralel? ISA adalah kontrak. Jika kontrak ini berubah, perangkat lunak yang bergantung padanya dapat ikut berubah.

Pada level mikroarsitektur, kita bertanya: bagaimana kontrak ISA direalisasikan secara efisien? Apakah instruksi dieksekusi satu per satu atau beberapa sekaligus? Apakah prosesor memakai pipeline? Bagaimana data hazard ditangani? Bagaimana prediksi cabang dilakukan? Bagaimana cache diorganisasi? Mikroarsitektur adalah strategi internal. Ia boleh berubah selama perilaku yang terlihat tetap memenuhi ISA.

Pada level register-transfer level (RTL), kita menyatakan desain sebagai register, logika kombinasional, dan transfer data antarregister pada tepi clock. RTL adalah bentuk deskripsi perangkat keras yang cukup abstrak untuk ditulis manusia, tetapi cukup konkret untuk disintesis menjadi gerbang logika. Bahasa seperti Verilog, SystemVerilog, dan VHDL digunakan untuk menulis RTL. Harris dan Harris memperkenalkan cara berpikir desain digital dari gerbang, rangkaian sekuensial, hingga prosesor sederhana dengan penekanan bahwa perangkat keras harus dirancang sebagai rangkaian yang benar secara waktu, bukan sebagai program biasa yang hanya “dijalankan” baris demi baris (Harris dan Harris, 2021).

Pada level implementasi fisik, kita bertanya: di mana sel standar ditempatkan, bagaimana jalur metal dirutekan, bagaimana clock didistribusikan, apakah setup time dan hold time terpenuhi, apakah IR drop aman, apakah crosstalk mengganggu sinyal, dan apakah layout mematuhi aturan manufaktur? Level ini menghubungkan desain logis dengan kenyataan material silikon. Buku VLSI CMOS seperti karya Weste dan Harris membahas bagaimana transistor CMOS, kapasitansi, delay, daya, dan interkoneksi membentuk batas-batas praktis rangkaian digital (Weste dan Harris, 2011).

Contoh hubungan antarlevel dapat dilihat pada instruksi load dari memori. Pada ISA, load berarti membaca nilai dari alamat tertentu. Pada mikroarsitektur, load mungkin masuk ke load queue, menunggu alamat dihitung, memeriksa TLB, mengakses cache L1, dan mungkin menunggu miss ke L2 atau DRAM. Pada RTL, semua itu menjadi state machine, valid bit, tag comparison, mux, register, dan handshake. Pada implementasi fisik, jalur tag comparison mungkin menjadi jalur kritis yang membatasi frekuensi clock. Jadi, keputusan yang tampak “arsitektural” dapat berujung pada masalah timing yang sangat konkret.

Korektasan lebih sulit daripada kelihatannya

Banyak orang pertama kali tertarik pada chip karena performa: gigahertz, tera-operations per second, bandwidth memori, atau jumlah core. Namun dalam praktik rekayasa chip, pertanyaan pertama bukan “seberapa cepat?”, melainkan “apakah benar?”. Kesalahan perangkat keras dapat sangat mahal karena setelah chip diproduksi, memperbaikinya tidak semudah memperbarui perangkat lunak. Beberapa bug dapat ditangani melalui microcode update atau workaround firmware, tetapi banyak bug lain membutuhkan revisi silikon.

Verifikasi adalah proses sistematis untuk meningkatkan keyakinan bahwa desain memenuhi spesifikasi. Spesifikasi adalah pernyataan tentang perilaku yang diharapkan. Contoh spesifikasi sederhana: “Jika FIFO tidak penuh dan sinyal push aktif pada tepi clock, maka data input akan tersedia untuk dibaca sesuai urutan masuk.” Contoh spesifikasi prosesor lebih kompleks: “Setiap instruksi yang di-commit harus mengubah architectural state seolah-olah instruksi dieksekusi secara berurutan menurut ISA.”

Verifikasi berbeda dari sekadar menjalankan beberapa tes. Simulasi contoh kasus memang penting, tetapi ruang kemungkinan keadaan chip sangat besar. Sebuah cache coherence protocol, misalnya, dapat memiliki banyak core, banyak cache line, banyak status, pesan yang datang dalam urutan berbeda, dan interaksi dengan store buffer. Karena itu, verifikasi modern menggunakan kombinasi testbench, constrained-random testing, coverage, assertion, formal property checking, equivalence checking, dan validasi pasca-silikon. Buku ini akan membahas verifikasi bukan sebagai aktivitas tambahan di akhir, melainkan sebagai bagian inti dari desain.

Sebagai contoh kecil, bayangkan modul arbiter yang memilih salah satu dari dua requester. Spesifikasi minimalnya mungkin: jika hanya requester A meminta, A harus diberi grant; jika hanya B meminta, B harus diberi grant; jika keduanya meminta, kebijakan prioritas atau fairness harus jelas; dan tidak boleh ada dua grant aktif bersamaan jika resource hanya satu. Desain arbiter tampak sederhana, tetapi tanpa spesifikasi yang eksplisit, orang berbeda dapat menganggap perilaku yang berbeda sebagai “benar”. Inilah alasan verifikasi selalu dimulai dari kejelasan kontrak.

Trade-off: bahasa utama rekayasa chip

Tidak ada desain chip yang optimal dalam semua hal. Hampir setiap keputusan adalah trade-off, yaitu pertukaran antara beberapa tujuan yang saling menekan.

Jika pipeline dibuat lebih dalam, frekuensi clock mungkin meningkat karena tiap tahap melakukan pekerjaan lebih sedikit. Namun penalty branch misprediction dapat meningkat, forwarding menjadi lebih kompleks, dan konsumsi daya clock dapat bertambah. Jika cache dibuat lebih besar, miss rate mungkin turun, tetapi area, latensi akses, dan daya dapat naik. Jika prosesor dibuat out-of-order, instruction-level parallelism dapat dieksploitasi lebih baik, tetapi rename logic, scheduler, reorder buffer, dan verifikasi menjadi jauh lebih rumit. Jika tegangan diturunkan, energi dinamis dapat turun, tetapi timing margin menyempit dan frekuensi maksimum dapat menurun.

Beberapa metrik akan sering muncul:

Performa menyatakan seberapa cepat sistem menyelesaikan pekerjaan. Untuk prosesor, performa dapat diukur dengan waktu eksekusi, throughput, instruksi per siklus, atau metrik beban kerja tertentu. Hennessy dan Patterson menekankan bahwa waktu eksekusi adalah ukuran performa yang paling langsung ketika membandingkan pengalaman pengguna atau penyelesaian tugas tertentu (Hennessy dan Patterson, 2019).

Daya adalah laju penggunaan energi. Satuan daya adalah watt. Daya penting karena menentukan panas, kebutuhan catu daya, umur baterai, dan batas operasional sistem.

Energi adalah total kerja listrik yang digunakan untuk menyelesaikan tugas. Sistem A dapat memiliki daya lebih tinggi daripada sistem B tetapi menyelesaikan pekerjaan jauh lebih cepat sehingga energinya lebih rendah. Karena itu, desain hemat energi tidak selalu identik dengan desain berdaya paling rendah pada setiap saat.

Area adalah luas silikon yang digunakan. Area memengaruhi biaya karena lebih banyak die dapat diperoleh dari wafer jika die lebih kecil, walaupun hubungan ekonomi sebenarnya juga dipengaruhi oleh yield, jumlah metal layer, jenis proses, dan biaya mask set.

Yield adalah fraksi chip yang berfungsi sesuai spesifikasi dari total chip yang diproduksi. Yield dipengaruhi oleh defect manufaktur, variasi proses, ukuran die, desain layout, dan kriteria pengujian. Secara intuitif, semakin besar dan kompleks sebuah die, semakin besar peluang ada defect yang mengenai bagian penting, meskipun model yield nyata dapat jauh lebih rinci.

Time-to-market adalah waktu yang dibutuhkan sampai produk siap dijual atau digunakan. Dalam industri, desain yang secara teknis lebih elegan dapat kalah jika terlambat terlalu lama. Karena itu, reuse IP, metodologi verifikasi, otomatisasi EDA, dan manajemen proyek bukan aspek sekunder; semuanya memengaruhi keberhasilan chip.

Buku ini tidak akan memberikan satu resep tetap untuk semua desain. Sebaliknya, buku ini akan melatih Anda membaca trade-off. Seorang perancang yang baik tidak hanya berkata “cache lebih besar lebih baik” atau “pipeline lebih dalam lebih cepat”. Ia bertanya: untuk workload apa, pada batas daya berapa, dengan target frekuensi berapa, pada process node apa, dengan risiko verifikasi apa, dan dalam jadwal proyek seperti apa?

Perangkat lunak dan perangkat keras adalah satu sistem

Chip tidak dirancang di ruang hampa. ISA memengaruhi kompilator. Memory model memengaruhi bahasa pemrograman paralel dan sistem operasi. TLB dan page table memengaruhi virtual memory. Interrupt controller memengaruhi kernel. Cache coherence memengaruhi runtime paralel. Akselerator hanya berguna jika perangkat lunak dapat mengirim data, menjadwalkan pekerjaan, dan mengambil hasil dengan overhead yang masuk akal.

Contoh sederhana adalah instruksi atomik. Dalam program paralel, dua thread mungkin mencoba memperbarui variabel bersama. Tanpa mekanisme sinkronisasi, hasilnya dapat bergantung pada urutan eksekusi yang tidak terkendali. ISA menyediakan operasi atomik atau fence untuk membantu perangkat lunak membangun lock, queue, dan struktur data konkuren. Namun operasi atomik bukan hanya “instruksi tambahan”. Ia memengaruhi koherensi cache, interconnect, ordering memori, store buffer, dan verifikasi. Satu fitur ISA dapat merambat ke seluruh chip.

Contoh lain adalah akselerator AI. Unit perkalian matriks yang sangat cepat tidak otomatis membuat aplikasi cepat. Data harus dipindahkan dari memori, disusun dalam format yang sesuai, dijadwalkan, dan disinkronkan dengan CPU. Jika bandwidth memori tidak cukup, akselerator dapat menganggur. Jika overhead pemanggilan terlalu tinggi, akselerator kecil tidak memberi manfaat. Karena itu, Bab 12 dan Bab 24 akan menekankan co-design algoritma–arsitektur dan evaluasi berbasis workload.

Siklus hidup desain chip modern

Secara sederhana, alur desain chip dimulai dari kebutuhan produk dan berakhir pada silikon yang diuji. Namun alur nyata bersifat iteratif.

Pertama, tim menentukan requirement: performa, daya, area, fitur ISA, target aplikasi, keamanan, biaya, node teknologi, jadwal, dan batas integrasi. Requirement yang buruk akan menghasilkan desain yang buruk meskipun implementasinya canggih.

Kedua, arsitek mengeksplorasi desain. Mereka membuat model performa, simulator, spreadsheet bandwidth, estimasi area, dan prototipe. Pada tahap ini, keputusan seperti ukuran cache, jumlah core, jenis interconnect, dan pilihan akselerator mulai dibentuk.

Ketiga, mikroarsitektur diperinci menjadi blok: fetch, decode, rename, scheduler, execution unit, load-store unit, cache, interconnect, controller memori, dan sebagainya. Setiap blok membutuhkan spesifikasi antarmuka dan perilaku.

Keempat, desainer RTL menulis implementasi. Pada saat yang sama, tim verifikasi membangun testbench, assertion, coverage model, reference model, dan lingkungan regresi. Dalam proyek matang, verifikasi tidak menunggu RTL “selesai”, karena spesifikasi dan bug ditemukan sepanjang jalan.

Kelima, desain disintesis menjadi netlist gerbang, lalu melewati placement, clock tree synthesis, routing, timing closure, analisis daya, pemeriksaan integritas sinyal, DRC, LVS, dan parasitic extraction. Di sini desain bertemu batas fisik: delay interkoneksi, kapasitansi, variasi, electromigration, IR drop, dan aturan manufaktur.

Keenam, chip diproduksi, dikemas, diuji, dan dibawa ke tahap bring-up. Pada bring-up, tim mencoba menghidupkan silikon nyata untuk pertama kali: clock, reset, power domain, JTAG, firmware awal, memory controller, dan interface eksternal diuji bertahap. Banyak pelajaran penting muncul di tahap ini karena silikon nyata dapat memperlihatkan masalah yang tidak tampak pada simulasi ideal.

Alur ini bukan garis lurus. Jika timing gagal, mikroarsitektur mungkin perlu diubah. Jika verifikasi menemukan bug protokol, RTL dan spesifikasi perlu diperbaiki. Jika estimasi daya terlalu tinggi, clock gating atau power gating perlu ditambahkan. Jika yield buruk, layout atau batas pengujian mungkin perlu dianalisis ulang. Rekayasa chip adalah disiplin iterasi terkendali.

Cara buku ini membangun pemahaman

Buku ini dimulai dari peta besar agar Anda tahu posisi setiap konsep. Setelah itu, fondasi matematika dan logika digital diperkuat. Aljabar Boolean, representasi bilangan, aritmetika komputer, finite-state machine, register, timing, dan metastabilitas bukan materi pengantar yang boleh dilupakan; semuanya muncul kembali dalam desain nyata.

Bagian berikutnya membangun prosesor dari bawah: ISA, datapath, control path, pipeline, hazard, branch prediction, dan exception. Setelah prosesor dasar dipahami, kita naik ke mikroarsitektur modern: superscalar, out-of-order execution, register renaming, reorder buffer, memory disambiguation, dan front-end instruksi.

Kemudian kita masuk ke memori: cache, TLB, virtual memory, consistency model, coherence protocol, multi-core, many-core, dan network-on-chip. Di sini pembaca akan melihat bahwa performa prosesor modern sering dibatasi bukan oleh kemampuan ALU melakukan operasi, melainkan oleh kemampuan sistem menyediakan data pada waktu yang tepat.

Setelah itu, buku memperluas cakupan ke akselerator, GPU, domain-specific architecture, SoC, dan integrasi IP. Ini penting karena banyak chip modern bukan hanya CPU, melainkan sistem heterogen: CPU, GPU, NPU, DSP, controller memori, peripheral, security engine, dan interconnect berada dalam satu desain.

Paruh berikutnya menekankan praktik rekayasa: RTL, sintesis, timing, verifikasi fungsional, verifikasi formal, desain daya rendah, VLSI CMOS, implementasi fisik, memori, design for test, debug, bring-up, keamanan mikroarsitektur, reliabilitas, evaluasi performa, FPGA, packaging, chiplet, EDA, manajemen proyek, dan ekonomi desain. Bagian akhir melihat tren riset dan arah masa depan.

Dengan struktur ini, buku tidak memperlakukan arsitektur dan implementasi sebagai dunia terpisah. Arsitektur tanpa implementasi dapat menjadi spekulasi yang tidak dapat dibuat. Implementasi tanpa pemahaman arsitektur dapat menjadi rangkaian yang benar secara lokal tetapi buruk secara sistem. Keduanya harus dipelajari bersama.

Sikap belajar yang disarankan

Karena level buku ini pascasarjana, Anda akan sering bertemu beberapa jenis penalaran sekaligus: penalaran logis, kuantitatif, eksperimental, dan rekayasa.

Penalaran logis diperlukan untuk memahami spesifikasi. Misalnya, assertion “grant tidak boleh diberikan kepada dua requester sekaligus” adalah pernyataan logis yang dapat diperiksa. Penalaran kuantitatif diperlukan untuk menghitung CPI, bandwidth, latency, energy-delay product, atau timing slack. Penalaran eksperimental diperlukan untuk mengevaluasi benchmark dan simulator. Penalaran rekayasa diperlukan ketika data tidak lengkap, jadwal terbatas, dan beberapa pilihan sama-sama tidak sempurna.

Satu kebiasaan penting adalah selalu bertanya: “Pada level abstraksi apa pernyataan ini benar?” Kalimat “instruksi dieksekusi berurutan” benar untuk model ISA sederhana, tetapi tidak benar secara internal pada prosesor out-of-order. Kalimat “cache mempercepat memori” benar sebagai intuisi umum, tetapi cache miss, coherence traffic, conflict, dan prefetch yang buruk dapat membuat perilaku lebih rumit. Kalimat “menambah pipeline stage menaikkan frekuensi” dapat benar sampai overhead register, clock skew, dan ketidakseimbangan tahap membuat manfaatnya hilang. Ketelitian semacam ini membedakan pemahaman teknis dari slogan.

Kebiasaan kedua adalah membuat contoh kecil. Jika membaca MESI, gambarlah dua core dan satu cache line. Jika membaca reorder buffer, tulislah urutan tiga instruksi dengan satu branch salah prediksi. Jika membaca setup time, gambarlah flip-flop, jalur kombinasional, tepi clock, dan slack. Jika membaca power gating, gambarlah domain daya, isolation cell, retention register, dan urutan wake-up. Chip modern besar, tetapi pemahaman sering dimulai dari model kecil yang benar.

Kebiasaan ketiga adalah memisahkan korektasan dari optimisasi. Pertama, pastikan perilaku benar. Setelah itu, ukur bottleneck. Baru kemudian optimalkan. Banyak bug sulit muncul ketika optimisasi dilakukan sebelum invariannya jelas.

Apa yang tidak dijanjikan buku ini

Buku ini tidak menggantikan pengalaman proyek nyata, akses ke process design kit, lisensi EDA industri, atau bimbingan langsung dalam tape-out. Buku ini juga tidak dapat membahas semua detail proprietary dari prosesor komersial modern. Banyak informasi implementasi produk nyata tidak dipublikasikan secara lengkap.

Namun buku ini dapat memberi kerangka yang kuat: istilah yang tepat, model mental yang benar, contoh yang dapat dianalisis, hubungan antarlapisan, dan kebiasaan berpikir yang dibutuhkan untuk membaca paper, dokumentasi ISA, manual EDA, laporan sintesis, waveform simulasi, atau hasil benchmark dengan lebih matang. Jika Anda kelak bekerja di tim arsitektur, RTL, verifikasi, physical design, DFT, firmware, compiler, atau performance modeling, kerangka ini akan membantu Anda berkomunikasi lintas disiplin.

Memulai perjalanan

Kita akan mulai dari peta besar. Bab pertama tidak langsung menenggelamkan Anda ke detail transistor atau pipeline, melainkan membangun gambaran menyeluruh: apa hubungan ISA dengan mikroarsitektur, apa hubungan RTL dengan netlist, mengapa verifikasi memakan porsi besar pekerjaan, mengapa implementasi fisik dapat memaksa perubahan desain, bagaimana biaya dan yield memengaruhi keputusan teknis, dan mengapa chip modern harus dipahami sebagai sistem ekonomi-teknis sekaligus sistem komputasi.

Setelah peta itu terbentuk, setiap bab berikutnya akan mengisi bagian tertentu dengan lebih dalam. Jangan khawatir jika pada awalnya beberapa istilah terasa banyak. Bidang ini memang luas, tetapi bukan kacau. Ia memiliki struktur. Dan ketika struktur itu mulai terlihat, Anda akan menyadari bahwa chip komputer bukan sekadar kumpulan transistor, melainkan hasil dari kontrak abstrak, model matematis, keputusan arsitektural, disiplin verifikasi, dan realitas silikon yang semuanya saling mengikat.

Perjalanan ini menuntut kesabaran. Tetapi imbalannya besar: kemampuan memahami bagaimana komputer benar-benar dibangun.

References

Dennard, R. H., Gaensslen, F. H., Yu, H.-N., Rideout, V. L., Bassous, E., & LeBlanc, A. R. (1974). Design of ion-implanted MOSFET’s with very small physical dimensions. IEEE Journal of Solid-State Circuits, 9(5), 256–268.

Harris, S. L., & Harris, D. M. (2021). Digital Design and Computer Architecture, RISC-V Edition. Morgan Kaufmann.

Hennessy, J. L., & Patterson, D. A. (2019). Computer Architecture: A Quantitative Approach (6th ed.). Morgan Kaufmann.

Moore, G. E. (1965). Cramming more components onto integrated circuits. Electronics, 38(8), 114–117.

Patterson, D. A., & Hennessy, J. L. (2021). Computer Organization and Design RISC-V Edition: The Hardware/Software Interface. Morgan Kaufmann.

Weste, N. H. E., & Harris, D. M. (2011). CMOS VLSI Design: A Circuits and Systems Perspective (4th ed.). Addison-Wesley.